(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出顧公開番号 特開2000-215676 (P2000-215676A)

(43)公開日 平成12年8月4日(2000.8.4)

(51) Int.Cl.7

識別記号

FΙ G11C 11/34 テーマコート*(参考)

G11C 14/00 11/22 11/22

352A 5B024

審査請求 未請求 請求項の数6 〇L (全 10 頁)

(21)出願番号

特願平11-8556

(71)出願人 000005049

シャープ株式会社

(22)出願日

平成11年1月14日(1999.1.14)

大阪府大阪市阿倍野区長池町22番22号

(72) 発明者 田中 嗣彦

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(74)代理人 100078282

弁理士 山本 秀策

Fターム(参考) 5B024 AA07 BA01 BA15 CA07


半導体記憶装置 (54) 【発明の名称】

(57)【要約】

(修正有)

【課題】 回路面積が小さくなる半導体記憶装置。

【解決手段】 行および列方向に配置した複数のメモリ セルMC、行方向に延びる複数のワード線WL、列方向 に延びる複数のビット線BL、列方向に延びる複数のビ ット線バー/BL、列方向に延びる複数のカラム選択プ レート駆動線CD、イコライズ/プリチャージ回路7、 センスアンプ8を備える。複数のメモリセルMCは、容 量素子CsとMOSトランジスタQcを有し、容量素子 は、第1電極と第2電極間に強誘電体膜を挟んで形成 し、強誘電体膜の分極状態により2値情報を記憶・保持 する。MOSトランジスタは、第1、第2電極、ゲート 電極を有し、第1電極を容量素子の第1電極に接続し、 ゲート電極が、対応ワード線に接続し、複数のMOSト ランジスタのうちの1つの第2電極が、対応ビット線と 接続し、複数のMOSトランジスタのうちの1つの第2 電極を対応ビット線バーと接続する。



【特許請求の範囲】

【請求項1】 行方向および列方向に配置された複数の メモリセル、前記行方向に延びる複数のワード線、前記 列方向に延びる複数のビット線、前記列方向に延びる複 数のビット線バー、前記列方向に延びる複数のカラム選 択プレート駆動線、イコライズ/プリチャージ回路、お よびセンスアンプを備えた半導体記憶装置であって、

前記複数のメモリセルのそれぞれは、容量素子とトラン ジスタを有し、

前記容量素子は、第1電極と前記第1電極に対向する第 10 2電極との間に強誘電体膜を挟んで形成され、前記強誘 電体膜の分極状態により2値情報を記憶・保持し、

前記トランジスタは、第1電極、第2電極、ゲート電極 を有し、前記第1電極が前記容量素子の第1電極に接続 され、前記ゲート電極が、対応するワード線に接続さ n.

前記複数のトランジスタのうちの1つの第2電極が、対 応するビット線と接続され、

前記複数のトランジスタのうちの1つの第2電極が、対 応するビット線バーと接続され、

前記センスアンプが、前記対応するビット線と前記対応 するビット線バーとの間の電圧差を増幅し、

前記イコライズ/プリチャージ回路は、前記対応するビ ット線と前記対応するビット線バーとの電圧をブリチャ ージおよびイコライズし、

前記複数のカラム選択プレート駆動線の1つが、前記複 数の容量素子のうちの1つの第2電極と接続される半導 体記憶装置。

【請求項2】 前記半導体記憶装置は、プレート駆動信 号生成回路をさらに備え、

前記プレート駆動信号生成回路が、列アドレス信号のデ コード信号に基づいて生成される出力信号により前記複 数のカラム選択プレート駆動線を制御し、

前記出力信号が伝播されたカラム選択ブレート駆動線 が、選択状態となり、

前記出力信号が伝播されないカラム選択プレート駆動線 が、フローティング状態(非選択状態)となる請求項1 に記載の半導体記憶装置。

【請求項3】 前記プレート駆動信号生成回路が、メイ ン線と、前記複数のカラム選択プレート駆動線に接続さ れる複数のスイッチ手段を有し、

前記列アドレス信号のデコード信号により、前記複数の スイッチ手段の少なくとも1つが選択的に活性化される 請求項2に記載の半導体記憶装置。

【請求項4】 前記複数のスイッチ手段のそれぞれが、 NチャネルトランジスタおよびPチャネルトランジスタ とを並列に接続して成るトランスファゲートである請求 項3に記載の半導体記憶装置。

【請求項5】 前記カラム選択プレート駆動線は、列ア ドレス信号のデコード信号に基づいて生成されるカラム 50 選択信号と、プレート駆動信号生成部が生成する出力信 号との論理積により選択され、

前記カラム選択プレート駆動線は、前記カラム選択信号 および前記プレート駆動信号生成部が生成する出力信号 が共に活性化された場合にのみハイレベルとなり、それ 以外の状態ではロウレベルとなる請求項1に記載の半導 体記憶装置。

【請求項6】 前記センスアンプは、選択されるカラム 選択プレート駆動線に対応して、択一的に動作状態なる 請求項1~5のうちの1つに記載の半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】1回のアクセス動作におい て、1つのメモリセルのプレート電極のみを駆動する強 誘電体メモリ装置に関する。

[0002]

【従来の技術】強誘電体を用いた半導体記憶装置(以 下、強誘電体メモリ装置と記す)は、強誘電体の分極方 向でデータの記憶を行う不揮発メモリである。との種の 20 強誘電体膜を用いた不揮発性半導体記憶装置の一従来例 として図7に示すものがある。

【0003】図7に示す強誘電体メモリ装置は、強誘電 体膜を相対向する2つの電極で挟んで形成された容量素 子C s 、容量素子C s の一方の電極と、トランジスタQ cのソース電極およびドレイン電極のうちの一方とが接 続されたメモリセルMCを備えている。複数のメモリセ ルMCは、行方向および列方向に配置されている。

【0004】複数のワード線WL。~WL2011は、行方 向の複数のメモリセルMCに対応して設けられ、対応す 30 る行のメモリセルMCのトランジスタQcのゲート電極 と接続されている。複数のワード線WL。~WL2m+1の レベルが選択レベルのとき、選択レベルのワード線に接 続されているメモリセルMCが選択状態となる。

【0005】複数のビット線BL。~BL。および複数の ビット線バー/BL。~/BL。は、複数のメモリセルM Cの列に対応して設けられ、対応するメモリセルのMO SトランジスタQcのソース電極およびドレイン電極の うちの他方と接続される。

【0006】複数のプレート線PL。~PL。は、複数の 40 メモリセルMCの2行に1本の割合で設けられ、2行の メモリセルMCの容量素子Csの他方の電極(以下、プ レート電極と記す)と接続される。

【0007】複数のMOSトランジスタT。~T スル+1は、複数のワード線WLo~WLzu+1と対応して設 けられ、複数のMOSトランジスタT。~Tzn+1のゲー ト電極は対応するワード線に接続され、複数のMOSト ランジスタT。~Tzariのソース電極は、対応するプレ ート線に接続され、複数のMOSトランジスタT。~T 2m+1のドレイン電極はドライブ線DLに接続される。

【0008】プレート駆動信号生成回路1は、ドライブ

線DLにプレート駆動信号を供給する。

【0009】図7に示す強誘電体メモリ装置の読出し動作を、図8を用いて説明する。

【0010】図8は、図7に示す強誘電体メモリ装置のタイミングチャートを示す図である。

【0011】ワード線(たとえばWL。)が選択レベル(ハイレベル)に立ち上る前のスタンバイ状態において、ビット線BL。~BL。、ビット線パー/BL。~/BL。、およびドライブ線DLは接地電位レベルとなっている。ワード線WL。がハイレベルになると、このワード線WL。と接続するメモリセルMCは選択状態となり、またトランジスタT。が導通状態となってプレート線PL。にドライブ線DLが接続される。

【0012】次に、プレート駆動信号がプレート駆動電 圧Vp1になり、プレート線PL。に電圧Vp1が供給 される。この結果、これらメモリセルMCの記憶情報が ビット線BL。~BL。に読出される。ビット線BL。~ BL。と対をなすビット線バー/BL。~/BL。には、リファレンスセル(図示せず)が選択接続されることに より、基準電圧レベルが発生する。この基準電圧は、メ 20モリセルMCの記憶情報"1"および"0"により発生 するビット線電位のちようど中間の電位に設定されている。これは、リファレンスセルのキャパシタサイズを調整することによって実現できる。

【0013】 これらの対をなすビット線BL。~BL。とビット線バー/BL。~/BL。との間の差電圧を増幅することにより、選択状態のメモリセルの記憶情報を外部へ読出すことができる。この後、プレート駆動信号が接地電位になり、プレート線PL。の電位も接地電位になることにより、選択状態のメモリセルに記憶情報が再度 30 書き込まれる。

【0014】強誘電体メモリ装置においては、メモリセ ルMCの容量素子Csの強誘電体膜に正負の誘発分極を 与えて情報を記憶し、その誘発分極の状態を検知して記 **憶情報を読出すため、前述の例のようにプレート線に所** 定の電位Vplを供給する必要があり、しかも、その容。 量素子Csは強誘電体により形成されているので、その 容量値は通常のDRAMに比べて大きくなる。また、ブ レート線には、一般に強誘電体との整合性からAu、P t、Ruなどの貴金属が用いられる。とれらの貴金属 は、加工性の問題から膜厚を厚くすることが難しく、ま た、配線幅を広げるととは微細化による高密度化の観点 から不利である。したがって、その配線抵抗を低くする ととが困難である。とのため、ブレート線の時定数が大 きくなり、このプレート線駆動のための時間が長くな り、従来の強誘電体メモリ装置は高速で動作することが 困難であった。

【0015】また、プレート線で充放電が行なわれるため、消費電力も増大する。

【0016】上述したように、従来の強誘電体メモリ装 50 る。

4

置は、アクセスごとにプレート線を所定の電位で駆動する構成となっているので、プレート線を駆動するための時間が長く、高速動作が困難なうえ、プレート線の充放電により消費電力が増大するという問題点があった。

【0017】プレート線の駆動に要する時間および消費電力を低減する方法として、我々は特願平10-37152号に、1回のアクセス動作において、1つのメモリセルのプレート電極のみを駆動する方式を示した。

【0018】以下に、特願平10-37152号に示し 10 た強誘電体メモリ装置を図9および図10を用いて説明 する。

【0019】図9は、特願平10-37152号に示した強誘電体メモリ装置を示す回路図であり、図10は図9に示す強誘電体メモリ装置のタイミングチャートを示す図である。

【0020】図9に示す強誘電体メモリ装置は、行方向および列方向に配置された複数のメモリセルMCを備えている。メモリセルMCは、強誘電体膜を相対向する2つの電極で挟んで形成された容量素子Csと、ソース電極およびドレイン電極のうちの一方を容量素子Csの一方の電極と接続するトランジスタQaと、ソース電極およびドレイン電極のうちの一方を容量素子Csの他方の電極(以下、プレート電極と記す)と接続するトランジスタQdとを有している。

【0021】複数のワード線WL。、WL1、…は、複数のメモリセルの行と対応して設けられ、対応する行のメモリセルのトランジスタQaおよびトランジスタQdのゲート電極と接続される。

【0022】複数のビット線BL。、BL、…およびビット線バー/BL。、/BL、…は、複数のメモリセルMCの列に対応して設けられ、対応する列のメモリセルのトランジスタQaのソース電極およびドレイン電極のろちの他方と接続される。

【0023】それぞれの列において、メモリセルのトランジスタQdのソース電極およびドレイン電極のうちの他方がカラム選択プレート駆動線CD。、CD1、…に接続される。ここで、第i行第j列のメモリセルにおいて、容量素子Csのプレート電極ノードをPL(i,j)とする。

【0024】図9に示す強誘電体メモリ装置は、さらに、外部から入力される(或いは内部にて発生された)アドレス信号を受けるアドレスバッファ2と、アドレスバッファ2からの出力信号を入力するロウデコーダ3およびカラムデコーダ4と、ロウデコーダ3から出力されるアドレスデコード信号を入力とし、ワード線WL。、WL1、…を駆動するワード線駆動回路5と、カラムデコーダ4から出力されるカラムアドレスデコード信号を入力とし、カラム選択プレート駆動線CD。、CD1、…を駆動するカラム選択プレート駆動にひるとを備えている

5

【0025】なお、前記カラム選択プレート駆動線CD。、 $CD_1 \cdots$ はポリシリコン配線あるいは通常の金属配線(アルミ配線等)により形成される。

【0026】図9に示す強誘電体メモリ装置の動作を図 10を用いて説明する。

【0027】図10は、図9に示す強誘電体メモリ装置のタイミングチャートを示す図である。

【0028】ワード線か選択レベルに立上る前のスタンバイ状態において、ビット線BL。、BL1、…およびビット線バー/BL。、/BL1…と、カラム選択プレート 10駆動線CD。、CD1、…との信号は接地電位レベルとなっている。外部アドレス信号に応答して、所定のワード線(たとえばWLi)が選択レベルになると、このワード線WL1と接続するメモリセルMCのトランジスタQaか導通状態となり、容量素子Csの一方の電極はビット線あるいはビット線バーと同じ接地電位レベルとなる。

【0029】また、 $CO9-F線WL_1$ と接続するトランジスタQdも導通し、対応するカラム選択プレート駆動線 CD_0 、 CD_1 、 \cdots の信号がプレート電極 PL_0 (i, 0)、 PL_0 (i, 1)、 \cdots にそれぞれ供給される。

【0030】さらに、外部カラムアドレス入力により所定のカラム選択プレート駆動信号(たとえばCD;)が選択レベルになると、プレート電極PL(i,j)のみがハイレベルVp1となり、残りのプレート電極は接地電位レベルのままである。

【0031】この結果、第1行第1列目のメモリセルM Cの記憶情報のみがビット線BL, に読出される。すなわち、トランジスタQaがオン状態でビット線バー/BL,とプレート線PLとの間に負方向の電界-Emaxが印加されることにより、図6のヒステリシス特性においてで点に保持された"1"データからは、Pmax+Prと対応する電荷をビット線バー/BL, に読出すことができ、a点に保持された"0"データからは、Pmax-Prと対応する電荷を読出すことができる。

ー/BL₁のレベルは、リファレンスセル(図示せず)が選択されることにより、基準電圧レベルとなる。これらの対をなすビット線BL₁とビット線バー/BL₁との間の差電位をセンス(増幅)することにより、選択状態 40のメモリセルの記憶情報を外部へ読出すことができる。【0033】なお、選択されない(第 j 列以外の)メモリセルMCに対しては、ビット線BL₁とビット線バー/BL₁との間の差電位は生じないので、情報はセンス(増幅)されず外部へ読出されない。すなわち、第 i 行

【0032】このビット線BL₁と対をなすビット線バ

【0034】 この後、カラム選択プレート駆動線 CD; の信号が接地電位に戻ることにより、プレート線 PL (i, j) の電圧が接地電位になり、選択状態のメモリ 50

される。

第j列目の単一メモリセルMCの記憶情報のみがセンス

セルに記憶情報が再度書き込まれる。なお、ここでは1回のカラム選択プレート駆動信号パルスにより読出しと再書込みが完了するが、ワード線が選択レベルにある間に、1つのカラム選択プレート駆動信号パルスにより読出しが行われ、2つ目のカラム選択プレート駆動信号パルスにより確実に再書込みが行われるようにすることもできる。ここでの再書込みとは、上述した読出しにおいてこ点の状態がa点の状態に移行し、こ点のデータに対して破壊した読出しとなるので、強誘電体膜に正方向の電界Emaxを印加して、再度こ点の状態に戻す動作である。

【0035】これらの場合、選択されない第 i 行以外のメモリセルMCについては、トランジスタQaにより容量素子Csがビット線から切り離されているので、プレート線PLに電圧Vplが印加されるか否かの如何にかかわらず、容量素子Csの電極間の電圧に変化はないので、分極情報は破壊されない。また、選択されるワード線WLiに接続され、カラム選択プレート駆動線CDiの信号が非選択レベルのメモリセルMCに関しては、センス動作が行われないので、分極情報が破壊されることはない。

【0036】図9に示す強誘電体メモリ装置によれば、 1回のアクセス動作において、カラム選択プレート駆動 回路は単一メモリセルMCのプレート電極PI(i, j)のみを駆動するだけでよく、その容量値および抵抗 値が小さいため、プレート電極を駆動するのに要する時 間が短くなり、高速動作および低消費電力化が実現でき る。また、単一メモリセルMCの記憶情報のみがセンス されるため、センス動作における消費電流も大幅に削減 30 される。

[0037]

【発明が解決しようとする課題】しかしながら、上述した強誘電体メモリ装置では、1つのメモリセルが2つのトランジスタと1つの強誘電体容量素子で構成されるため、1つのトランジスタと1つの強誘電体容量素子から構成されるメモリセルと比較すると、上述した強誘電体メモリ装置の回路面積が大きくなるという問題があった。

【0038】本発明は、上記問題に鑑み、回路面積が小さくなる半導体記憶装置を提供することを目的とする。 【0039】

【課題を解決するための手段】本発明の半導体記憶装置は、行方向および列方向に配置された複数のメモリセル、前記行方向に延びる複数のワード線、前記列方向に延びる複数のビット線バー、前記列方向に延びる複数のカラム選択プレート駆動線、イコライズ/プリチャージ回路、およびセンスアンプを備えた半導体記憶装置であって、前記複数のメモリセルのそれぞれは、容量素子とトランジスタを有し、前記容量素子は、第1電極と前記第1電極に対向す

ミングチャートを示す図である。

る第2電極との間に強誘電体膜を挟んで形成され、前記 強誘電体膜の分極状態により2値情報を記憶・保持し、 前記トランジスタは、第1電極、第2電極、ゲート電極 を有し、前記第1電極が前記容量素子の第1電極に接続 され、前記ゲート電極が、対応するワード線に接続さ れ、前記複数のトランジスタのうちの1つの第2電極 が、対応するビット線と接続され、前記複数のトランジ スタのうちの1つとは異なる別のあるトランジスタの第 2電極が、対応するビット線バーと接続され、前記セン スアンプが、前記対応するビット線と前記対応するビッ 10 ト線バーとの間の電圧差を増幅し、前記イコライズ/ブ リチャージ回路は、前記対応するビット線と前記対応す るビット線バーとの電圧をプリチャージおよびイコライ ズし、前記複数のカラム選択プレート駆動線の1つが、 前記複数の容量素子のうちの1つの第2電極と接続さ れ、そのことにより上記目的が達成される。

【0040】前記半導体記憶装置は、プレート駆動信号 生成回路をさらに備え、前記プレート駆動信号生成回路 が、列アドレス信号のデコード信号に基づいて生成され る出力信号により前記複数のカラム選択プレート駆動線 20 を制御し、前記出力信号が伝播されたカラム選択プレー ト駆動線が、選択状態となり、前記出力信号が伝播され ないカラム選択プレート駆動線が、フローティング状態 (非選択状態)となってもよい。

【0041】前記プレート駆動信号生成回路が、メイン 線と、前記複数のカラム選択プレート駆動線に接続され る複数のスイッチ手段を有し、前記列アドレス信号のデ コード信号により、前記複数のスイッチ手段の少なくと も1つが選択的に活性化されてもよい。

チャネルトランジスタおよびPチヤネルトランジスタと を並列に接続して成るトランスファゲートであってもよ

【0043】前記カラム選択プレート駆動線は、列アド レス信号のデコード信号に基づいて生成されるカラム選 択信号と、プレート駆動信号生成部が生成する出力信号 との論理積により選択され、前記カラム選択プレート駆 動線は、前記カラム選択信号および前記プレート駆動信 号生成部が生成する出力信号が共に活性化された場合に のみハイレベルとなり、それ以外の状態ではロウレベル 40 となってもよい。

【0044】前記センスアンプは、選択されるカラム選 択プレート駆動線に対応して、択一的に動作状態なって もよい。

[0045]

【発明の実施の形態】本発明の実施の形態について図面 を参照して説明する。

【0046】(第1の実施の形態)図1は、本発明の第 1の実施形態における強誘電体メモリ装置を示す回路図

【0047】図1に示す強誘電体メモリ装置100は、 行方向および列方向に配置された複数のメモリセルM C、複数のワード線WL。、WL1、…、複数のビット線 BL。、BL1、…、複数のビット線バー/BL。、/B Lュ、…、複数のカラム選択プレート駆動線CD。、CD 1、…、カラム選択プレート駆動回路6、イコライズ/ プリチャージ回路7、センスアンプ8、アドレスバッフ ァ2、ロウデコーダ3、カラムデコーダ4、およびワー ド線駆動回路5を備えている。メモリセルMCは、強誘 電体膜を相対向する2つの電極(第1電極、第2電極) で挟んで形成された容量素子Csと、ソース電極および ドレイン電極のうちの一方(第1電極)を容量素子C s の一方の電極(第1電極)と接続するトランジスタQ c とから構成される。

【0048】複数のワード線WL。、WL1、…は、対応 する行方向のメモリセルMCのトランジスタQcのゲー ト電極と接続される。

【0049】複数のビット線BL。、BL、…および複 数のビット線バー/BL。、/BL。、…は、対応する列 方向のメモリセルMCのトランジスタQcのソース電極 あるいはドレイン電極の他方(第2電極)と接続され る。

【0050】カラム選択プレート駆動線CD。、CD₁、 …は、列方向において、対応するメモリセルMCの容量 素子Csの他方の電極(第2電極)と接続される。

【0051】イコライズ/プリチャージ回路7は、ビッ ト線BLと、そのビット線BLと対となるビット線バー /BLとの間の電圧をイコライズし、接地電位にプリチ 【0042】前記複数のスイッチ手段のそれぞれが、N 30 ヤージする。なお、対となる、ビット線BLおよびビッ ト線バー/BLは隣接している。

> 【0052】センスアンプ8は、ビット線BLと、その ビット線BLと対となるビット線バー/BLとの間の電 圧を増幅する。

> 【0053】アドレスバッファ2は、外部から入力され る(あるいは内部にて発生された)アドレス信号を受け 取る。

【0054】ロウデコーダ3およびカラムデコーダ4 は、アドレスバッファからの出力信号を受け取る。

【0055】ワード線駆動回路5は、ロウデコーダから 出力されるアドレスデコード信号を受け取り、ワード線 WL。、WL1、…を駆動する。

【0056】カラム選択プレート駆動回路6は、カラム **デコーダ4から出力されるカラムアドレスデコード信号** を受け取り、カラム選択プレート駆動線CD。、CD、、 …を駆動する。

【0057】強誘電体メモリ装置100の動作を図2を 用いて説明する。

【0058】ワード線が選択レベルに立上る前のスタン である。図2は、図1に示す強誘電体メモリ装置のタイ 50 バイ状態において、ビット線BL。、BL1、…およびビ

ット線バー/BL。、/BL1、…はイコライズ/プリチヤージ回路7により接地電位レベルにされる。このとき、カラム選択プレート駆動線CD。、CD1、…も接地電位レベルになっている。

【0059】外部アドレス信号に応答して、所定のワード線(たとえばWL」)が選択レベルになると、このワード線WL、と接続するメモリセルMCのトランジスタQcが導通状態となり、容量素子Csの一方の電極にはビット線上の接地電位が印加される。

【0060】カラム選択プレート駆動回路6は、外部カラムアドレスを受け取ると、所定のカラム選択プレート駆動信号を選択レベルにする。たとえば、カラム選択プレート駆動線CDiの信号が選択レベルになると、第5列の容量素子Csの他方の電極(プレート電極)のみがハイレベルとなり、第5列以外の容量素子Csのプレート電極PLは接地電位のままである。これにより、第i行第j列のメモリセルMCの容量素子Csの両電極間にのみに電圧が印加される。

【0061】との結果、第i行第j列目のメモリセルM Cの記憶情報のみがビット線BLiに読出される。すな 20 わち、容量素子Csの両電極間に負方向の電界-Ema xが印加されるととにより、図6に示すヒステリシス特性において、c点に保持された"1"データからは、P max+Prに対応する電荷をビット線BLiに読出すことができ、a点に保持された"0"データからは、P max-Prと対応する電荷を読出すことができる。 【0062】このビット線BLiと対をなすビット線バー/BLiのレベルは、リファレンスセル(図示せず)が選択されることにより、基準電圧レベルとなる。これ 5の対をなすビット線BLiとビット線バー/BLiとの 30

る。 【0063】なお、選択されない(第 i 行および第 j 列 以外の)メモリセルMCに対しては、ビット線BL, と ビット線バー/BL, との間の差電位は生じないので、 第 j 列のビット線BL, とビット線バー/BL, との間の 差電位のみセンス(増幅)するようにセンスアンプが動 作する。これにより、さらに消費電力の削減が可能とな

間の差電位がセンス(増幅)されることにより、選択状

態のメモリセルの記憶情報を外部へ読出すことができ

【0064】なお、第j列に属し、容量素子Csの一方の電極がハイレベルになる容量素子Csのうち、第i行以外に属する容量素子Csの他方の電極がオープン状態であり、寄生容量として小さな拡散容量が存在するだけなので、容量素子Csの電極間には電圧が印加されず分極情報は破壊されずに残る。

る。

【0065】この後、カラム選択プレート駆動線CD₁の信号か接地電位に戻ることにより、容量素子Csの一方の電極の電圧が接地電位になり、選択状態のメモリセルに記憶情報が再度書き込まれる。

【0066】ここでの再書込みとは、上述した読出しにおいてで点の状態がa点の状態に移行し、c点のデータに対して破壊した読出しとなるので、強誘電体膜に正方向の電界Emaxが印加され、a点の状態を再度で点の状態に戻す動作である。なお、c点のデータに対して破壊した読出しとなるのは、c点での分極値Prがa点では分極値-Prに変化するからである。

【0067】これらの場合、第i行以外で選択されないメモリセルMCについては、トランジスタQcにより容量素子Csかビット線から切り離されている。このため、ビット線BLあるいはビット線バー/BLの電圧変化の如何にかかわらず、容量素子Csの電極間の電圧は変化しないので、分極情報は破壊されない。また、選択されるリード線WLiに接続され、カラム選択プレート駆動線CDiが非選択レベルのメモリセルMCに関しては、センス動作が行われないので、分極情報が破壊されることはない。

【0068】本実施形態によれば、1回のアクセス動作において、カラム選択プレート駆動回路6は、選択されるメモリセルMCの容量素子Csのみを充放電するだけでよく、充放電するものの容量値および抵抗値は小さい。このため、充放電に要する時間が短くなり、本実施形態の強誘電体メモリ装置は、高速かつ低消費電力で動作することが可能である。

【0069】本実施形態では、選択される単一メモリセルMCに記憶されている情報のみがセンスされるため、センス動作における消費電流も大幅に削減できるという長所を生かしながら、メモリセルMCを構成する素子数を削減することができる。

【0070】なお、本実施形態では、1回のアクセスで同時に複数の列を駆動することもできる。1回のアクセスで同時に複数の列を駆動する場合、上述したように、駆動された列に対応して接続されるセンスアンプのみを駆動し、対応するビット線とビット線バーとの間の電位差のみを増幅することにより、選択された複数の列データを読出し、非選択の列データ(分極情報)は破壊されずに保存される。

【0071】(第2の実施の形態)図3は、本発明の第2の実施形態における強誘電体メモリ装置を示す回路図 である。図4は、図3に示す強誘電体メモリ装置のタイミングチャートを示す図である。

【0072】図3に示す強誘電体メモリ装置200は、行方向および列方向に配置された複数のメモリセルM C、複数のワード線WL。、WL1、…、複数のビット線 BL。、BL1、…、複数のビット線バー/BL。、/B L1、…、複数のカラム選択プレート駆動線CD。、CD 1、…、カラム選択プレート駆動回路16、イコライズ /プリチャージ回路7、センスアンプ8、アドレスバッファ2、ロウデコーダ3、カラムデコーダ4、およびワ 50 ード線駆動回路5を備えている。

【0073】カラム選択プレート駆動回路16の構成を 除いて、強誘電体メモリ装置200の構成は、強誘電体 メモリ装置100と同じである。

【0074】カラム選択プレート駆動回路16は、メイ ン信号MDLをメイン線9に出力するブレート駆動信号 生成回路10と、カラムデコーダ4から出力されるカラ ムアドレスデコード信号AD。、…、AD₁、…とメイン 信号MDLとを受け取るANDゲート電極11を有して いる。

【0075】強誘電体メモリ装置200の動作を図4を 10 用いて説明する。

【0076】ワード線がハイレベルに立上る前のスタン バイ状態において、ビット線BL。、BL1、…およびビ ット線バー/BL。、/BL1、・・・と、カラム選択プレ ート駆動線CD。、…、CDi、…とは接地電位レベルと なっている。外部からのロウアドレス信号入力に応答し て、所定のワード線(たとえばWL.) が選択レベルに なる。選択レベルになったワード線WL、と接続するメ モリセルMCのトランジスタQcが導通状態となり、容. 量素子Csの一方の電極はビット線あるいはビット線バ 20 ーと同じ接地電位レベルとなる。

【0077】プレート駆動信号生成回路10より、ハイ レベルのメイン信号MDLがメイン線9に出力され、外 部アドレス信号に応答してアドレスデコード信号A D。、…、AD₄、…のうちたとえばアドレスデコード信 号AD₁が選択されると、ANDゲート11により、カ ラム選択プレート駆動信号線CD,のみがハイレベルに なる。このため、第j列の容量素子Csの他方の電極の みがハイレベルとなり、第 j 列以外の容量素子C s の他 方の電極は接地電位レベルのままである。

【0078】この結果、第1の実施形態と同様に、第i 行第j列目のメモリセルMCの記憶情報のみがビット線 BL, に読出される。読出された情報がセンス増幅され た後、外部に読出される。との読出しの後、アドレスデ コード信号AD,が選択レベルにある間にメイン信号M DLを接地電位に戻すことにより、選択状態のメモリセ ルMCに記憶情報が再度書き込まれる。なお、メイン信 号MDLが接地電位である場合、カラム選択信号線CD 4の電圧が接地電位になる。

3の実施形態における強誘電体メモリ装置を示す回路図 である。

【0080】図5に示す強誘電体メモリ装置300は、 行方向および列方向に配置された複数のメモリセルM C、複数のワード線WL。、WL1、…、複数のビット線 BL。、BL1、…、複数のビット線バー/BL。、/B L₁、…、複数のカラム選択プレート駆動線CD₆、CD 1、…、カラム選択プレート駆動回路26、イコライズ /プリチャージ回路7、センスアンプ8、アドレスバッ ファ2、ロウデコーダ3、カラムデコーダ4、およびワ 50 び複数のPチャネルMOSトランジスタQC₁を有する

ード線駆動回路5を備えている。 【0081】カラム選択プレート駆動回路26の構成を

除いて、強誘電体メモリ装置300の構成は、強誘電体 メモリ装置100と同じである。

【0082】カラム選択プレート駆動回路26は、メイ ン信号MDLをメイン線9に出力するプレート駆動信号 生成回路10と、複数のNチャネルMOSトランジスタ QC。および複数のPチャネルMOSトランジスタQC、 を持つスイッチ手段とを有している。NチャネルMOS トランジスタQC。のドレイン電極またはソース電極の 一方は、対応するカラム選択プレート駆動線CD。、・・ ・、C D₁ に接続され、NチャネルMOSトランジスタQ C。のドレイン電極またはソース電極の他方は、メイン 線9に接続される。また、PチャネルMOSトランジス タQC₁のドレイン電極またはソース電極の一方は、対 応するカラム選択プレート駆動線CD。、・・・、CD,に 接続され、PチャネルMOSトランジスタQC、のドレ イン電極またはソース電極の他方は、メイン線9に接続 される。

【0083】NチャネルMOSトランジスタQC。のゲ ート電極は、対応するカラムアドレスデコード信号A D 。、…、AD,、…を受け取り、PチャネルMOSトラン ジスタQC」のゲート電極は、対応する反転されたカラ ムアドレスデコード信号AD。、…、AD1、…を受け取

【0084】強誘電体メモリ装置300の動作は、非選 択状態のカラム選択プレート駆動線CD。、・・・、C D₁、…のレベルがフローティング状態となる点だけが 強誘電体メモリ装置200の動作と異なる。

【0085】非選択状態のカラム選択プレート駆動線C 30 D。、…CD₁、…が接地電位であっても、フローティン グ状態にあっても、非選択状態のメモリセルMCのキャ バシタの分極状態は破壊されず、メモリセルMCのデー タは保存されることに変わりはない。

【0086】なお、カラム選択プレート駆動回路26に おける複数のNチャネルMOSトランジスタQC。およ び複数のPチャネルMOSトランジスタQC₁を有する スイッチ手段を、NチャネルMOSトランジスタのみで 構成することは可能である。しかしながら、Nチャネル 【0079】(第3の実施の形態)図5は、本発明の第 40 MOSトランジスタの閾値電圧Vth分、カラム選択プ レート線CD₁の電位が下がる可能性がある。このた め、プレート駆動信号生成回路より出力されるメイン信 号MDLのレベルが低い場合、図5に示すように、カラ ム選択プレート駆動回路26を用いることが好ましい。 図5に示すカラム選択プレート駆動回路26では、カラ ム選択プレート線CD;の電位の低下を防止することが 可能である。

> 【0087】また、カラム選択プレート駆動回路26に おける複数のNチャネルMOSトランジスタQC。およ

13

スイッチ手段を、PチャネルMOSトランジスタのみで 構成することも可能である。

[0088]

PL(i,j)

【発明の効果】本発明の半導体記憶装置のメモリセルは、1つの容量素子と1つのMOSトランジスタからなっている。このため、本発明の半導体記憶装置の回路面積を、従来の半導体記憶装置のものに比べて、小さくすることが可能である。

【図面の簡単な説明】

【図1】本発明の第1の実施形態における強誘電体メモ 10 2 リ装置を示す回路図である。 3

【図2】図1に示す強誘電体メモリ装置のタイミングチャートを示す図である。

【図3】本発明の第2の実施形態における強誘電体メモリ装置を示す回路図である。

【図4】図3に示す強誘電体メモリ装置のタイミングチャートを示す図である。

【図5】本発明の第3の実施形態における強誘電体メモリ装置を示す回路図である。

【図6】強誘電体メモリのヒステリシス特性を示す図で 20 ある。 *

*【図7】従来の強誘電体メモリ装置を示す回路図である。

【図8】図7に示す強誘電体メモリ装置のタイミングチャートを示す図である。

14

【図9】従来の強誘電体メモリ装置を示す回路図である。


【図10】図9に示す強誘電体メモリ装置のタイミング チャートを示す図である。

【符号の説明】


- 2 アドレスバッファ
- 3 ロウデコーダ
- 4 カラムデコーダ
- 5 ワード線駆動回路
- 6 カラム選択プレート駆動回路
- 7 イコライズ/プリチャージ回路
- 8 センスアンプ
- 100 強誘電体メモリ装置
- BL ビット線
- /BL ビット線バー
- WI. ワード線
- CD カラム選択プレート駆動線


【図1】 【図2】 センスアンプ センスアンプ BLj /BLD BL0 イコライズ/ ブリチャージ回覧 インライズ/ ブリチャーリ回路 WLO 13 【図4】 ____Qc; ___Qc_ WLi 100 <u>₩Li+1</u> CDj CDO } MDL カラム選択プレート駆動自路 アドレス ADJ カラムデコーダ バッファ CD; 【図10】 WLI


【図3】




【図5】







[図7]



【図9】

